FC2カウンター FPGAの部屋 Gowin FPGA Designer の Gowin Analyzer Osciloscope を試す3
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Gowin FPGA Designer の Gowin Analyzer Osciloscope を試す3

Gowin FPGA Designer の Gowin Analyzer Osciloscope を試す2”の続き。

Gowin FPGA Designer の Gowin Analyzer Osciloscope を試してみよう、ということで前回は、Capture Option の設定を行って、スーバーユーザー・モードで Gowion Analyzer Oscilloscope を起動して、波形を観測できた。今回は、Gowin Analyzer Osciloscope 使用時のリソース使用量、増えたネット、タイミングを見ていこう。

Gowin FPGA Designer の Process タブをクリックし、Process ウインドウを表示した。
Place & Route -> Place & Route Report を表示した。
Resource -> Resource Usage Summary を表示した。
Tang_Primer_25K_139_240214.png

Logic は 550 個使用して、その内訳は LUT が 504 個、ALU が 46 個、ROM16 が 0 個だそうだ。
CLS を 476 個、BSRAM を SDPX9B として 2 個使用している。

Gowin Analyzer Osciloscope を入れていないときは、Logic は 49 個使用して、その内訳は LUT が 18 個、ALU が 31 個、ROM16 が 0 個だった。CLS は 28 個だった。
Tang_Primer_25K_97_240208.png

blink プロジェクトで Gowin Analyzer Osciloscope を入れたときは Logic が 500 個程度増えるようだ。

なお、CLS は Configurable Logic Section の略だそうだ。日本語では、コンフィギャラブル論理セクション。
CLS については、”GW5AT シリーズ FPGA 製品 データシート DS981-1.0J, 2024-02-02”に書いてある。
GW5AT シリーズ FPGA 製品 データシート DS981-1.0J, 2024-02-02”の 19 ページの”2.2 コンフィギャラブル機能ユニット”を引用する。
CFU(Configurable Function Unit) の中に CLS が入っているそうだ。
Tang_Primer_25K_143_240214.png

BSRAM プリミティブの SDPX9B に関しては、”Gowin BSRAM & SSRAM ユーザーガイド UG285-1.3.6J, 2023-05-25”に記述があった。
Gowin BSRAM & SSRAM ユーザーガイド UG285-1.3.6J, 2023-05-25”の 32 ページの”表 3-7 SDPB/SDPX9B データ幅とアドレス深さの対応関係”を引用する。
Tang_Primer_25K_144_240214.png

Gowin Analyzer Osciloscope では、1024 状態をキャプチャできるので、2 の 10 乗ということで、データ幅が 18 ビットで、アドレス深さが 10 ビットになっているのだと思う。

SDPX9B のポート図が”Gowin BSRAM & SSRAM ユーザーガイド UG285-1.3.6J, 2023-05-25”の 33 ページの”図 3-11 SDPB/SDPX9B のポート図”に載っていたので、引用する。
Tang_Primer_25K_145_240214.png

次に、タイミングの結果を見ていこう。
Place & Route -> Timing Analyzer Report をクリックした。
Timing Summaries -> Clock Summary などを表示した。
Max Frequency Summay を見ると、clk の Actual Fmax は 218.866 MHz となっていて、Gowin Analyzer Osciloscope の 181.911 MHz よりも性能が良くなっている。
更に、たぶん Gowin Analyzer Osciloscope で使用するクロックの tck_pad_i が追加されている。tck_pad_i のタイミング制約は 20 MHz だが、Actual Fmax は 92.028 MHz だった。
Tang_Primer_25K_140_240214.png

Gowin Analyzer Osciloscope を入れていないときのClock Summary などを示す。
Tang_Primer_25K_98_240208.png

Gowin Analyzer Osciloscope で使用している Primitive や Net は PloorPlanner で見ることができるようだ。
PloorPlanner を起動して、Gowin Analyzer Osciloscope で使用している Primitives の一部を確認した。
Tang_Primer_25K_141_240214.png

Gowin Analyzer Osciloscope で使用している Nets の一部を確認した。
Tang_Primer_25K_142_240214.png
  1. 2024年02月14日 05:12 |
  2. Gowin EDA
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6186-acd0700f
この記事にトラックバックする(FC2ブログユーザー)