FC2カウンター FPGAの部屋 ウェブセミナ『 高速メモリインターフェイスソリューションと設計手法 』
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ウェブセミナ『 高速メモリインターフェイスソリューションと設計手法 』

今日、Xilinxからメールが来た。ウェブセミナ『 高速メモリインターフェイスソリューションと設計手法 』のお知らせだった。
早速アクセスしてセミナを聴講した。
Virtex5のDDR SDRAMインターフェースの話だった。最初にXilinxの方がSDRAMの概略やVirtex5の特徴に関する概略を説明して、その後、東京エレクトロンデバイスの方が、具体的にDDR2 SDRAMのインターフェースをVirtex5で実装する場合の注意点などを説明していた。思っていたより詳しく説明していた。
DDR2 SDRAMのインターフェース回路はMIG(Memory Interface Generator) を使用していた。最初にパターンを書き込んで、読み出しながら入力の遅延量を動的に変更して最適なポイントを見つけるようだ。うまく行けば、ベストではないだろうか?
前にMIGをやってみたときには、(バージョンはかなり前だと思うが)入出力ピンが決められていて、基板を作る前だったらいいのだが、すでにあるボードには対応できる方法が、私は見つからなかったが、今はどうだろうか?
MIGとか、Auroraについては、ライセンスを承認しなければいけないので、私のブログの記事には書いていない。書いちゃいけないというライセンス条件はないかもしれないが、読むのも面倒なので書かないことにしている。(ちょっと書いてしまったかな?)
SUZAKU-Vを買って、Virtex4で、DDR2をやってみたくなった。
  1. 2007年10月09日 20:01 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/619-323381a6
この記事にトラックバックする(FC2ブログユーザー)