FC2カウンター FPGAの部屋 Xyloni Development Kit を使ってみる8(Efinity_tutorial をやってみる5)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xyloni Development Kit を使ってみる8(Efinity_tutorial をやってみる5)

Xyloni Development Kit を使ってみる7(Efinity_tutorial をやってみる4)”の続き。

Github の Efinix-Inc/xyloni の xyloni/design/Efinity_tutorial をやってみようということで、前回は、Ubuntu 22.04 のパソコンで Xyloni Development Kit にプリインストールされている機能を確認し、Efinity Programmer を起動して、Efinity_tutorial のビットファイルをコンフィギュレーションして動作を確認した。今回は、外部入力クロックをやめて、内部オシレータの 10 kHz を使用して、カウンタを回した。

BGA49 と BGA 81 の T8 には 10 kHz の低周波オシレータが搭載されている。この低周波オシレータは常時動作している低消費電力回路のために用意されているようだ。(”T8 Data Sheet DST8-v5.1February 2024”の 16 ページの”Oscillator”参照)

最初に counter.vhd の Dataout に出力するカウンタのビット位置を cnt(29 downto 26) から cnt(17 downto 14) に変更する。これは、クロックが低速になるために速度を調整するためのようだ。
Efinity_106_L240402.png

制約ファイルの counterconstrain.sdc において、クロック間隔を 100000 ns に変更した。
Efinity_107_L240402.png

外部入力クロック・ピンを削除して、内部の低周波オシレータを使用する。
Efinity Software で Open Interface Designer ボタンをクリックし、Interface Designer を起動した。
左のウインドウの Design: T8F81 -> GPIO(7) -> clk : GPIOL_20 を右クリックし、右クリックメニューから Delete を選択し、削除した。
Efinity_108_L240402.png

左のウインドウの Design: T8F81 -> Oscillator(0) を右クリックし、右クリックメニューから Create Block を選択した。
Efinity_109_L240402.png

Block Editor で Instance Name を clk に変更した。
Efinity_110_L240402.png

Check Design ボタンをクリックして、Save ボタンでセーブした。
Efinity_111_L240402.png

Efinity Software の dashboard で Automated Flow であることを確認し、Synthesize ボタンをクリックして、すべてのフローを実行する。
Efinity_112_L240402.png

すべてのフローの実行が終了した。
Efinity_113_L240402.png

Efinity Software の左のウインドウでResult タブをクリックし、new_project.timing.rpt をダブルクリックして開いた。
10 kHz のところ、184.570 MHz で全く問題ない。

---------- 1. Clock Frequency Summary (begin) ----------

User target constrained clocks
 Clock Name  Period (ns)  Frequency (MHz)     Waveform        Targets
    clk       99999.992        0.010      {0.000 49999.996}    {clk}

Maximum possible analyzed clocks frequency
 Clock Name  Period (ns)  Frequency (MHz)     Edge
    clk         5.418        184.570         (R-R)

Geomean max period: 5.418

---------- Clock Frequency Summary (end) ---------------


Efinity_114_L240402.png

Efinity_tutorial のビットファイルをコンフィギュレーションする。
Efinity Software の Tools メニューから Open Programmer を選択した。

Efinity Programmer が起動した。
Select Image file ボタンをクリックし、/media/masaaki/Ubuntu_Disk/Efinity/xyloni/design/Efinity_tutorial/outflow/new_project.bit を選択した。

Start Program ボタンをクリックし、ビットファイルを FPGA にコンフィギュレーションした。
Efinity_115_L240402.png

ビットファイルのコンフィギュレーションが終了し、LED にカウンタの値が表示されている。成功だ。
Efinity_116_L240402.png

Efinity Programmer のログを貼っておく。

火 4月 2 24 03:51:58 - Valid device ID found: 0x00000000
火 4月 2 24 03:51:58 - Board Profile: Xyloni Developement Board
火 4月 2 24 03:53:06 - Valid device ID found: 0x00000000
火 4月 2 24 03:53:06 - Board Profile: Xyloni Developement Board
火 4月 2 24 03:53:06 - Using FTDI URL (SPI = ftdi://0x0403:0x6011/1, JTAG = ftdi://0x0403:0x6011/2)
火 4月 2 24 03:53:06 - jtag programming started!
火 4月 2 24 03:53:06 - JTAG Programming on ftdi://0x0403:0x6011/2
火 4月 2 24 03:53:06 - Programming '/media/masaaki/Ubuntu_Disk/Efinity/xyloni/design/Efinity_tutorial/outflow/new_project.bit' via JTAG at freq 6.0 MHz
火 4月 2 24 03:53:07 - ... finished with JTAG programming
火 4月 2 24 03:53:08 - Detecting device status...
火 4月 2 24 03:53:11 - Device is in user mode!

  1. 2024年04月03日 04:40 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6236-899bfb67
この記事にトラックバックする(FC2ブログユーザー)