FC2カウンター FPGAの部屋 ”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる4
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる4

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる3”の続き。

XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみようということで、前回は、top_soc.v の SPI_1 ポートの追加を行った。もう一度、論理合成、Place & Route、ビットファイルの生成を行った。GitHub の Efinix-Inc/xyloni の soc_opalSoc.peri.xml を xyloni_sapphire プロジェクトの xyloni_sapphire.peri.xml と入れ替えた。今回は、Interface Designer を起動して、GPIO ピンの入れ替えや PLL の設定変更を行った。

Open Interface Designer ボタンをクリックし、Interface Designer を起動する。
Efinity_234_240416.png

Efinity Interface Designer が起動した。
Show/Hide GPIO Resouce Assigner ボタンをクリックし、GPIO Resource Assiger を表示する。
Efinity_235_240417.png

GPIO : Instance View タブが表示された。
system_gpio_0_io[0]Package Pin をダウブルクリックし、出てきた下向き三角をクリックすると、設定値がプルダウンメニューで表示された。プルダウンメニューから C9 を選択する。
Efinity_236_240417.png

このピンはすでに gpio_0_io[15] に接続済みなので、Assigning GPIO Instance ダイアログが表示された。
OK ボタンをクリックした。
Efinity_237_240417.png

system_gpio_0_io(0) の >Package Pin は C9 に割り当てられた。

次に、system_gpio_0_io[15] だが、Package Pin は system_gpio_0_io[0] に割り当てられてしまったので、ブランクになっている。
前の system_gpio_0_io[0] と同様ステップを踏んで、Package Pin を B3 に割り当てた。
Efinity_238_240417.png

次に PLL の設定を行う。
Efinity_239_240417.png

Block Editor の Manual Configuration タブをクリックした。
Reset Pin NamesystemClk_rstn に変更した。
Locked Pin NamesystemClk_locked に変更した。
Multipller (M)24 に設定した。
Pre Divider (N) を 1 に設定した。
Efinity_240_240417.png

下にスクロールした。
PLL Frequency の Psot Divider (O)1 に設定した。
Output Divider32 に設定した。
Output Frequncy (MHz) が 24.9975 になった。
Efinity_241_240417.png

左のウインドウの Design : T8T81 -> GPIO (30) -> io_asyncReset:GPIOR_02 をクリックした。
Pin Nameio_asyncResetn に変更した。
Efinity_242_240417.png

Check Design ボタンをクリックして、Check Design を行った。
Efinity_243_240417.png

Check Design が終了した。
Efinity_244_240417.png

最後に、File メニューから Edit Project... を選択した。
Project Editor ダイアログが表示された。
Design タブをクリックした。
Top Module/Entitytop_soc と入力した。
これを入力し忘れると、論理合成でエラーが出てしまう。
Efinity_245_240417.png
  1. 2024年04月17日 18:26 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6249-4f4a64a2
この記事にトラックバックする(FC2ブログユーザー)