FC2カウンター FPGAの部屋 ”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる5
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる5

”XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみる4”の続き。

XyloniボードへのSapphire SoC実装とファームウエア開発プロジェクトの構築”の”Sapphire SoC の 実装”をやってみようということで、前回は、Interface Designer を起動して、GPIO ピンの入れ替えや PLL の設定変更を行った。今回は、論理合成、Place & Route、ビットファイルの生成を行った。

Efinity Software の dashboard で Automated Flow であることを確認し、Synthesize ボタンをクリックした。
Efinity_246_240418.png

論理合成、Place & Route、ビットファイルの生成が実行された。
Efinity_247_240418.png

Result タブをクリックし、Synthesis -> xyloni_sapphire.map.rpt を確認した。
Efinity_248_240418.png

プリミティブの使用量を以下にしめす。

### ### Resource Summary (begin) ### ### ### 
INPUT  PORTS    :   33
OUTPUT PORTS    :   51

EFX_ADD         :   482
EFX_LUT4        :   3194
   1-2  Inputs  :   543
   3    Inputs  :   1043
   4    Inputs  :   1608
EFX_FF          :   2636
EFX_RAM_5K      :   18
EFX_GBUFCE      :   2
### ### Resource Summary (end) ### ### ###


Placement -> xyloni_sapphire.place.rpt を示す。
Efinity_249_240418.png

Place された後の最終的なリソース使用量を示す。

---------- Resource Summary (begin) ----------
Inputs: 31 / 96 (32.29%)
Outputs: 63 / 223 (28.25%)
Clocks: 2 / 16 (12.50%)
Logic Elements: 4972 / 7384 (67.33%)
    LE: LUTs/Adders: 3678 / 7384 (49.81%)
    LE: Registers: 2636 / 5280 (49.92%)
Memory Blocks: 18 / 24 (75.00%)
Multipliers: 0 / 8 (0.00%)
---------- Resource Summary (end) ----------



Routing -> xyloni_sapphire.timing.rpt を示す。
Efinity_250_240418.png

クロックのタイミング制約は満たされている。

---------- 1. Clock Frequency Summary (begin) ----------

User target constrained clocks
  Clock Name   Period (ns)  Frequency (MHz)    Waveform        Targets
io_systemClk      40.000        25.000      {0.000 20.000} {io_systemClk}  
jtag_inst1_TCK   100.000        10.000      {0.000 50.000} {jtag_inst1_TCK}

Maximum possible analyzed clocks frequency
  Clock Name   Period (ns)  Frequency (MHz)     Edge
io_systemClk      34.894        28.658         (R-R)
jtag_inst1_TCK    45.442        22.006         (F-R)

Geomean max period: 39.820

---------- Clock Frequency Summary (end) ---------------

  1. 2024年04月18日 05:01 |
  2. Xyloni Development Kit
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/6250-e2ef60b5
この記事にトラックバックする(FC2ブログユーザー)