FPGA　Editorで配置と配線を割り当てる１

MIXIからの流れで、FPGA　Editorで配置と配線を割り当てる方法をやってみようと思う。
BUFプリミティブやINVプリミティブだけだと、Floorplannerで見てもインスタンスが見つからない。そこでFPGA Editorで配置、配線を固定する方法を試して見た。元はVirtexだったが、慣れていないのでVirtex2Pでやってみることにする。Virtexでも同様にできると思うし、実際にやってみた。
まずは、ソースはINVだけを並べていわば遅延素子。ネットにKEEP属性を加えてある。

module inv_test(in, out);
    input in;
    output out;
    wire line0, line1, line2, line3, line4;
    
    assign line0 = in;
    assign out = line4;
    
    INV U0(line1,line0); // synthesis attribute keep of line0 is true;
    INV U1(line2,line1); // synthesis attribute keep of line1 is true;
    INV U2(line3,line2); // synthesis attribute keep of line2 is true;
    INV U3(line4,line3); // synthesis attribute keep of line3 is true;

endmodule

これをXC2VP30-6FF896でプロジェクトをつくり、上の inv_test.v をプロジェクトに加える。（使用ツールはISE9.2i SP3）


Processペインの Implement Desgin を展開して、MAP を展開する。その中の Manually Place & Route (FPGA Editor) をダブルクリック。


ピンクで囲った Routes をクリックして、配線を表示して、次に緑で囲った Zoom to Box で点線で囲った範囲をズームする。左上をズームしよう。


数回ズームして、左上隅のすぐ下の4つIOBが集まっているところをズームしよう。左上のIOBの位置は A28 だ。


ここで、いつもどおりにFPGA EditorをRead/Writeモードに設定しよう。
"File" - "Main Properties..."を選択する。


Main Propertiesダイアログが立ち上がる。



"General"タブが選択されていて、その中の"Edit Mode"が"No Logic Changes"が選択されていると思うが、ここのプルダウンメニューから"Read Write"を選ぶ。これでFPGA Editorで編集が出来るようになった。



長いので分割します。
FPGA　Editorで配置と配線を割り当てる２へ続く。