FC2カウンター FPGAの部屋 ISE Design Suite 10.1が出ています
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE Design Suite 10.1が出ています

昨日、Xilinxのサイトを見てみたらISE Design Suite 10.1が出ていた。
今度は、下の製品が集まったものをISE Design Suite 10.1と呼ぶようだ。

ISE™ Foundation™ ソフトウェア
ISE™ WebPACK™ ソフトウェア (無償ダウンロード)
ISE Simulator 付属 ISE Foundation
Platform Studio と EDK
PlanAhead デザイン解析ツールおよび PlanAhead Lite
ChipScope™ Pro ツール
ChipScope Pro Serial IO ツールキット
System Generator for DSP
AccelDSP™ 合成ツール

早速、ISE™ WebPACK™ ソフトウェアのフルパッケージをダウンロードしてみたら、ファイル名がwebpack_SFD.tar だった。LinuxとWindows版が一緒になっているみたい?
取りあえず、ISE9.1iをアンインストールして、インストールしてみようと思う。

追加:
上のリストを見るとModelSimがないのが気になる。もしかして、無料シミュレータはModelSimのスタータはやめて、ISE Simulatorのみになったのかもしれない。
ますます、言語をVerilogにして、Veritakシミュレータでシミュレーションということになるかもしれない。
朝にインストールを仕掛けていって、今しがた帰ってきた。インストールは終わっていたが、アップデートをかけ始めて、まだ終わっていないので、ISE10.1はまだ起動していない。

追加2:
ISE10.1がインストールできてVeirlog版DDR SDRAMコントローラをインプリメントしてみたが、問題なくインプリできた。FPGA Editorで内部を見てもIOBのDDR FFが使用されていた。とりあえず問題ない。ISE10.1では、PlanAhead LiteがISEに入っているようだ。Spartan3などでは使えないようだが、Virtex4, Virtex5などでは使えるようだ。

2008/03/28 追加:
インプリメントしてみたVeirlog版DDR SDRAMコントローラを実際に基板にダウンロードして確認してみたが、ちゃんと動作した。(あたりまえか。。。でも、いつもうまくいくとは限らない)

  1. 2008年03月26日 04:57 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:3

コメント

情報ありがとうございます。
いつもだとサービスパックが進まないと安定しないという印象がありますが、今回のはいかがでしょうか?
  1. 2008/03/28(金) 22:52:19 |
  2. URL |
  3. Sim #-
  4. [ 編集 ]

Simさん、こんにちは。

細かいところの違いはありますが、なんか見た目はほとんどISE9.2iと同じなのでは?という感じです。
今どう違うかを比べているんですが、同時に動かすと干渉するみたいです。
以前はGenerate Programing Fileの中にiMPACTがあったのですが、Configure Target Deviceという項が新設されていて、その中にiMPACTが入っています。
Xilinx ISE Helpという専用のヘルプアプリがあります。結構便利です。
私はISE9.2iからISE10.1iに乗り換えようかと思っています。

  1. 2008/03/29(土) 06:08:06 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

masaさん、はじめまして。

FPGAが何かはわかりませんが、以前からクロックをDCMを使わないで分配し、IOBのFFで外部からの入力をサンプルすると9.2i以前のISEでも、IFDに遅延が入っている場合があります。
これは、クロックのパスの遅延の方がデータより遅延が大きいのでデータの遅延回路がない場合には、ホールド時間が足りなくなるため(スラックがマイナス)になるためのようです。
Spartan3EでもDLY2が入っていました。
http://marsee101.blog19.fc2.com/blog-entry-230.html
IOのセットアップ時間をUCFに設定していても同様に遅延が入ってしまいましたか?
そういう場合もあるかもしれませんが、自分でIFDの遅延を制御すればOKそうですね。
Virtex2proの場合も同様でした。
http://marsee101.blog19.fc2.com/blog-entry-821.html
  1. 2008/07/04(金) 09:42:57 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/761-02b2083c
この記事にトラックバックする(FC2ブログユーザー)