FC2カウンター FPGAの部屋 DDR2 SDRAMコントローラをランダムなバースト長でテスト(インプリメント編)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DDR2 SDRAMコントローラをランダムなバースト長でテスト(インプリメント編)

”DDR2 SDRAMコントローラをランダムなバースト長でテスト(シミュレーション編)”でシミュレーションしたDDR2 SDRAMコントローラをランダムなバースト長でテストする回路をインプリメントしてやってみた。
結果はどうもうまくいかないようだ。Chipscopeを入れて波形を見てみるとどうもリードデータがうまく受けられていないようだ。昨日はいろいろパラメータを変えてやってみたが、リードデータが受からない。
それじゃ、以前の”やったー! DDR2 SDRAMコントローラが動いたようだ?”で手動でLEDでやってみたときには大丈夫だったのだが。。。
そこで、こっちの回路にChipscopeを入れて確かめてみることにした。
下がChipscopeのキャプチャ図だ。
SuzakuV_ddr2_test_1_080817.png
7セグメントLEDには443が表示されていて、その値をWriteしてReadしたところだ。ちなみにWriteもReadもスイッチを押したときに実行される。
dq_rise_1dでピンクの四角で囲った部分の下3桁がそのリードデータで、ちゃんと443になっている。dq_fall_1dの同じ時刻のデータもちゃんと合っている。
単発でReadしたときは大丈夫なようなので、バーストするとだめなのか?それとも、WriteとReadの間が狭すぎるのか?その辺をトラブルシュートして行こうと思う。
  1. 2008年08月18日 07:27 |
  2. DDR SDRAMコントローラ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/857-2acf3bc4
この記事にトラックバックする(FC2ブログユーザー)