Veritakでのシミュレーション方法２（SuzakuV DDR2 SDRAMテスト回路を使用）

”Veritakでのシミュレーション方法１（SuzakuV DDR2 SDRAMテスト回路を使用）”の続き
（注：（2008/08/27 追記：　Veritakの現在のバージョンは3.49Cです。私が使っているのは3.46Cですので、現在のバージョンでやってみたときには、もしかすると動作が違っているかもしれません。）

１４．今のフォルダの上のフォルダ SuzakuV_ddr2_test\ddr2_controller に移動して、そこにあるVerilogファイルをすべて選択してAdd ボタンをクリックする。


１５．左下のリストボックス？にそれらのVerilogファイルが入る。


１６．SuzakuV_ddr2_test\ddr2_controller\simulation フォルダに移動して、ddr2.v と DDR2_SDRAMtest_tb.v を選択し、Aｄｄ ボタンをクリックして、左下のリストボックスに追加する。


１７．次にISE10.1i のインストールフォルダの下のXilinx\10.1\ISE\verilog\src フォルダの下のglbl.v をを選択し、Aｄｄ ボタンをクリックして、左下のリストボックスに追加する。これはGTSやGRSなどの初期化が書いてあるので、XilinxのプリミティブやCoregenなどで生成するIPがプロジェクトに入っているときには必ずプロジェクトに入れる。


１９．最後にその下のXilinx\10.1\ISE\verilog\src\unisims フォルダに移動し、ライブラリとして追加するためにAdd Lib Dir ボタンをクリック。


２０．これでプロジェクトをセーブする。Save Projectボタンをクリック。


２１．EXITをクリックしてダイアログを閉じる。


２２．VeritakWinの”Verilogプロジェクト”メニューから”Load Verilogプロジェクト”を選択する。


２３．”ファイルを開く”ダイアログが開くので、今作ったプロジェクトをクリック（DDR2_burst_test_tb.vtakprj）し、開くボタンをクリック。


２４．Internal Exception EC1560 というダイアログが開くので、OKボタンをクリック。（この辺はやり方がおかしいのかも知れない？）


２５．コンパイルが終了して、シミュレーションの準備が完了する。


この辺で第2部を終了する。
”Veritakでのシミュレーション方法３（SuzakuV DDR2 SDRAMテスト回路を使用）”に続く。