FC2カウンター FPGAの部屋 Veritakでのシミュレーション方法2(SuzakuV DDR2 SDRAMテスト回路を使用)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Veritakでのシミュレーション方法2(SuzakuV DDR2 SDRAMテスト回路を使用)

”Veritakでのシミュレーション方法1(SuzakuV DDR2 SDRAMテスト回路を使用)”の続き
(注:(2008/08/27 追記: Veritakの現在のバージョンは3.49Cです。私が使っているのは3.46Cですので、現在のバージョンでやってみたときには、もしかすると動作が違っているかもしれません。)

14.今のフォルダの上のフォルダ SuzakuV_ddr2_test\ddr2_controller に移動して、そこにあるVerilogファイルをすべて選択してAdd ボタンをクリックする。
SuzakuV_ddr2_test_sim_9_080826.png

15.左下のリストボックス?にそれらのVerilogファイルが入る。
SuzakuV_ddr2_test_sim_10_080824.png

16.SuzakuV_ddr2_test\ddr2_controller\simulation フォルダに移動して、ddr2.v と DDR2_SDRAMtest_tb.v を選択し、Add ボタンをクリックして、左下のリストボックスに追加する。
SuzakuV_ddr2_test_sim_12_080826.png

17.次にISE10.1i のインストールフォルダの下のXilinx\10.1\ISE\verilog\src フォルダの下のglbl.v をを選択し、Add ボタンをクリックして、左下のリストボックスに追加する。これはGTSやGRSなどの初期化が書いてあるので、XilinxのプリミティブやCoregenなどで生成するIPがプロジェクトに入っているときには必ずプロジェクトに入れる。
SuzakuV_ddr2_test_sim_13_080826.png

19.最後にその下のXilinx\10.1\ISE\verilog\src\unisims フォルダに移動し、ライブラリとして追加するためにAdd Lib Dir ボタンをクリック。
SuzakuV_ddr2_test_sim_14_080826.png

20.これでプロジェクトをセーブする。Save Projectボタンをクリック。
SuzakuV_ddr2_test_sim_15_080826.png

21.EXITをクリックしてダイアログを閉じる。
SuzakuV_ddr2_test_sim_16_080826.png

22.VeritakWinの”Verilogプロジェクト”メニューから”Load Verilogプロジェクト”を選択する。
SuzakuV_ddr2_test_sim_17_080826.png

23.”ファイルを開く”ダイアログが開くので、今作ったプロジェクトをクリック(DDR2_burst_test_tb.vtakprj)し、開くボタンをクリック。
SuzakuV_ddr2_test_sim_18_080826.png

24.Internal Exception EC1560 というダイアログが開くので、OKボタンをクリック。(この辺はやり方がおかしいのかも知れない?)
SuzakuV_ddr2_test_sim_19_080826.png

25.コンパイルが終了して、シミュレーションの準備が完了する。
SuzakuV_ddr2_test_sim_20_080826.png

この辺で第2部を終了する。
”Veritakでのシミュレーション方法3(SuzakuV DDR2 SDRAMテスト回路を使用)”に続く。
  1. 2008年08月27日 04:56 |
  2. FPGAリテラシー及びチュートリアル
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/868-9783c580
この記事にトラックバックする(FC2ブログユーザー)