FC2カウンター FPGAの部屋 soc-lm32のDDR SDRAMコントローラ
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

soc-lm32のDDR SDRAMコントローラ

”soc-lm32をシミュレーション”でsoc-lm32のシミュレーションをしてみた。その際にUARTを使用してmコマンドを入れて、memtestを走らせ、DDR SDRAMの動作具合を見たが、その追加。

soc-lm32に付属しているDDR SDRAMコントローラ (wb_ddr.v) は下の信号入出力を持っていて、gpioでクロックのフェーズをシフトできるようになっているようだ。

output ps_ready,
input ps_up,
input ps_down,


私はDDR SDRAMのmemtestをした時にエラーばかりだったが、プログラムでgpioを操作してクロックをフェーズシフトして、うまく受けられるようにすれば良いのかも知れない。
しかし、それにもましてなぞなのはシミュレーションするとWishBoneバスでWriteしているのに、なかなかDDR SDRAMへのWriteが始まらないことだ。
soc-lm32_sim_2_081007.png
上の図で緑のM1カーソルでDDRの初期化が終わっているのに、黒のカーソルのところでWishBoneバスでDDRコントローラにWriteが来ているのに、実際にDDRにWriteが起きるのが赤のカーソルの位置となっている。その差は約144us 。なぜこんなにDDRへのWriteが遅いのだろう?なぞである。
  1. 2008年10月07日 04:48 |
  2. Spartan3E Starter Kit でマイコンを作る
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/902-8a9345b6
この記事にトラックバックする(FC2ブログユーザー)